(19) 日本国特許庁 (JP)

⑩ 特許出願公開

⑩ 公開特許 公報 (A)

昭58—137254

DInt. Cl.3 H 01 L 29/78

識別記号

庁内整理番号 7377-5F

❸公開 昭和58年(1983)8月15日

発明の数 1 審査請求 未請求

(全 4 頁)

図絶線ゲート半導体装置

创特 昭57-18746

20出 昭57(1982)2月10日

⑫発 明 者 芦川和俊

> 高崎市西横手町111番地株式会 社日立製作所髙崎工場内

• ⑫発 明 者 伊藤満夫

> 高崎市西横手町111番地株式会 社日立製作所高崎工場内

⑫発 明 者 飯島哲郎

高崎市西横手町111番地株式会

⑫発 明 者 加藤秀明

高崎市西横手町111番地株式会 社日立製作所高崎工場内

社日立製作所高崎工場内

②発 明 者 岡部健明

> 国分寺市東恋ケ窪一丁目280番 地株式会社日立製作所中央研究 所内。

人 株式会社日立製作所 の出 願

東京都千代田区丸の内1丁目5

番1号

仍代 理 人 弁理士 薄田利幸

発明の名称 絶縁ゲート半導体装置 特許曽求の範囲

1. 第1導電型半導体基体をドレインとし、放基 体表面の一部に第2準電型領域を形成し、この部 2 導電型領域表面の一部に第1 導電型領域を設け てソースとし、ソース・ドレイン間の第2導置型 領域上に絶縁膜を介して形成したゲート電極への 電圧印加によって前配第2導電型領域表面のソー ス・ドレイン電流を製御する電界効果半導体装置 において、上記第2準電型負債のチャネル部を除 く一部に該領域より高過度の第2導電型領域を形 成することを特徴とする絶縁ゲート半導体装置。 2. 上記の高濃度の第2等電型像域はその表面不 執動過度が少なくとも1×10¹⁷ atoms/ dであ る特許體求の範囲第1項に記載の絶量ゲート半端 体装置。

発明の詳細な説明

本発明はパワーMOSFET(金属酸化物半導 体電界効果トランジスタ)に関し、特に縦形MO

SFETを対象とする。

電力スイッチングに使われる線形 MOSFET は、例えば第1図に示すようにN⁺N⁻Si半導体 基体1,2をドレインとし、N⁻8i層 2の表面 の一部にP型ウェル3を形成し、このP型ウェル 3の表面の一部に N⁺ 型拡散領域 4 を設けてソー スとし、ソース・ドレイン間のP型ウエル表面に 絶量膜5を介してゲート電響6を形成し、このゲ - ト電振への電圧印加によってP型ウエル表面の ソース・ドレイン電流を創御するようになってい

との縦形パワーMOSFETを例えば第2図に 示すようにし食荷(トランスフォーマ等)を有す るスイッチングレギュレータ製式電源用回路に使 用するとき、トランジスタのON電池を増大させ る場合に破壊で(プレークダウン)に至り、L負荷 ラッチング破職強度に問題がある。スイッチング 動作させるMOSFETの動作戦跡は第3回に示 すごとき V_{DS} - I_{D} 関曲離によりあらわされるが、 上記した五食荷ラッチング破壊のテストを行なう

と、L負制に貯えられたエネルギ($E=\frac{1}{2}$ L 1_D^* に相当)がMOSFETのソース・ドレイン間に印加され(その動作軌跡は耐圧 V_{DSS} にクランプされる)消費される。縦形MOSFETでは第1図を参照し、 N^+ ソースPウェル及び N^+ 基板との間で寄生NPNトランジスタ Q_S として動作し、 N^+ 領域がエミッタとしてはたらき高電圧高電流のときPウェルと N^- 層との間で電流集中が起って破壊となる。

本発明は上述した点にかんがみ、スイッチング 用線形MOSFLTを改善しし負荷ラッチング破 強強度を向上することを目的とする。

上記目的を達成するため、本発明の望ましい一 実施例として第4図に示すように、縦形MOSF ETのP型ウェル3のチャネル部を除く一部分に より高濃度の深いP⁺型ウエル7を形成する。こ のP⁺型ウエル7の濃度は少なくともその表面濃度 が1×10¹⁷ atoms/cd 以上とする。

5 図(a)∼(d)は上記の様形MO8FETを得る ための製造プロセスを示す。以下にプロセスの各

(d) ゲート部のポリSi № 10の上にSi O: 等の絶縁襲 11を形成し、ソース及び Pウェル表面を露出する。

この後ソース及び P^+ 領域表面に コンタクトする A 分電 他 1 2 を形成することにより 第 4 M で示す版形 N f + オル M O S F E T を得る。

以上実施例で述べた本発明による線形MOSF ETにおいてはチャネル部となる部分以外のPウエルをより高適度にかつ款く形成することにより、パイポーラNPNトランジスタのペース・エミッタを短絡しかつペース抵抗を下げることで寄生パイポーラトランジスタとして働かず、プレークダウン電圧BV_{Dss}が向上し、したがってL負荷破壊耐圧を向上できる。

第6図はし食物ラッチング破壊テストにおける 破壊電池 1_{DL}と P ウェル濃度の関係を示す。この 場合、well 拡散においては、1200℃で8時 間および 4時間保持し拡散層の深さを10~13.3 μm としてある。また、グラフにおける白抜記号 はプレークダウンしないことを表す。同図によれ 工程を説明する。

 $\{a\}$ N⁺型Si基板 (比抵抗 $\rho=0.01\Omega$ cm以下) 1 の上に N⁻型Si 層 (比抵抗 $\rho=1.7\Omega$ cm) 2 を形成したものを用意し酸化膜 8 ルマスクとして イオン打込みにより B (ポロン)を導入し P 型ウェル (不純過度 N: 10^{16} a toms / cm) を形成する。 この 10^{16} との 10^{16} に 10^{16} との 10^{16} との 10^{16} に 10^{16} に 10

(b) 新たな酸化膜マスク9により、Bイオン打込み(ドーズ量 8.5 × 1 0 11 0m - 2)を行ない、鉱散は 1 2 0 0 ℃にて 8 時間及び 4 時間保持し、 表面不純物濃度で 1 × 1 0 17 a t om 8 / cal、 表面よりの深さは 1 1.5 μ m の P + 型ウェル 7 を形成する。
(c) 基体表面の酸化膜 9 を取り除いてゲートを依まするですいゲートを繰膜 5 を形成し、ソースを形成でポリ(多結晶) Si層 1 0 を形成し、ソースのポリ Siをエッチ除去後、 A 5 (と素) 又は P (リン)をデポジット又はイオン打込みにより 導入し、鉱数することによりソースとなる N + 領域 4 を得る。

ば充分な I_{DL}を得るためには P ウェル譲度が 1 × 1 0 ¹¹ a toms ンcd以上が必要であることを示して

なお不純物濃度の高い P* ウェル7 はチャネル部をさけて数けてあるからMOSFETのしまい電圧 V_{TE} 特性に影響を与えることはなく、ウェル濃度のみを変えることで独立の設計パラメータとなるため効果は絶大である。

本発明は前記実施例に限定されない。第7図は本発明をV講形NチャネルMOSFETに適用した場合の例を示す。同図において、ドレインとなるN⁺N⁻ 型基板1、2の表面にチャネル部となるP型層13を形成し、P型層13表面の一部にソースとなるN⁺ 型機板14を形成し、N⁺ 型値板14を形成し、N⁺ 型値板2に連するV形識15が形成されこのV形識15の個面P層表面に絶縁膜16を形成しこの上にゲート電極17を設けるとともにN⁺ 型領域14とP20層13を短続するソース電極18を設けたものである。この場合、チャネル部以外のP型層13表面よりN⁻ 基板に設

特開始58-137254 (3)

する高い濃度の P^+ 型ウエル 1 9を形成することにより、縦形 M O S F E T の場合と同様の B V D S


本発明はNチャネルMOSFETに限らずPチャネルMOSFETについても同様に適用できる。 図面の簡単な説明


第1図は縦形MOSFETの原理的構造を示す断面図、第2包はL負荷を使用する回路の例を示す回路図、第3図はL負荷スイッチング動作時のIp-Vp8 曲級図である。第4図は本発明による縦形MOSFETの製造プロセスの一例を示す工程断面図、第6図はL負荷ラッチング破壊テストにおける破壊電流とウエルの不純物濃度との関係を示す曲級図、第7図は本発明をV満MOSFETに適用した一実施例を示す断面図である。


1 ··· N ⁺ S i 基板、2 ··· N ⁻ 層 (基板)、3 ··· P 型ウエル、4 ··· N ⁺ ソース、5 ··· 絶縁膜、6 ··· ゲート 電無、7 ··· P ⁺ ウエル、 8 , 9 ··· 酸化膜マ

スク、10…ポリSi層、11…結繰膜、12… A.6電極、13…P層、14…N+領域、15… V形構、16…結繰膜、17…ゲート電極、18 …ソース電極、19…P+ 独ウエル。


代理人 弁理士 薄田 利寿







第 7 図





1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-137254

(43)Date of publication of

15.08.1983

application:

(51)Int.CI.

H01L 29/78

(21)Application

57-018746

(71)

HITACHI LTD

number:

(22)Date of filing:

10.02.1982

(72)Inventor:

Applicant:

ASHIKAWA KAZUTOSHI


ITO MITSUO

IIJIMA TETSUO KATO HIDEAKI OKABE TAKEAKI

(54) INSULATED GATE SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To improve disruptive strength in case of latching of L load by forming a deep P+ type well having high concentration by one part except the channel section of the P type well of a vertical MOSFET. CONSTITUTION: The deep P+ type wells 7 having high concentration are formed by one parts except the channel sections of the P type wells 3 of the vertical MOSFET. Surface concentration shall be at least 1×1017atoms/cm3 or more in the concentration of the P + type wells 7. Accordingly, the device does not function as a parasitic bipolar transistor by short-circuiting the base and emitter of a bipolar NPN transistor and lowering base resistance, and breakdown voltage BVDSS is increased, thus improving the dielectric resistance of the L load.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office